华为余承东宣布已量产381款韬芯片 向时间要性能

在5月举行的2026国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波首次提出半导体演进的新路径——“韬定律”。随后，华为常务董事、产品投资评审委员会主任、终端BG董事长余承东通过视频披露，华为已在手机、AI、通用计算、网络、智能汽车等多个领域完成381款τ芯片的设计与量产。

余承东在视频中指出，以往芯片性能的提升主要依靠晶体管尺寸的持续缩小，然而当晶体管尺寸逼近物理极限后，性能增长愈发艰难。面对这一瓶颈，华为转变了思路，转而从时间维度寻找突破口。在一颗芯片执行任务的过程中，时间并非只消耗在计算上，数据传输与等待同样占据大量时间。韬定律的核心理念就是减少数据的绕行路径、避免计算过程的空等，从而在更短时间内完成更多工作。

华为主张用“时间(τ)缩微”取代“几何缩微”，作为半导体与电子系统演进的新指导原则。借助逻辑折叠等一系列创新技术，不断压缩信号传播时延，同时持续提升晶体管密度，由此推动半导体与电子系统不断进步。具体而言，华为搭建了一套多层级协同优化体系，目标是系统性地降低时间常数τ，带动各层级在性能、能效以及晶体管密度方面同步提升。

在器件层级，华为通过优化晶体管以及互连电阻和寄生电容，将器件级时间常数τ压至最低；在电路层级，运用逻辑折叠技术打破传统平面布局的束缚，缩短关键路径的走线长度，降低信号传播中的电阻与电容负载，使晶体管密度和电路性能获得显著提升；在芯片层级，依托全栈软硬芯协同设计，根据实际工作负载对指令流和数据流实施细粒度控制，提升系统级并行度与效率，从而大幅缩短端到端执行时间；在系统层级，华为定义了灵衢总线，重新构建计算系统互联协议，实现超节点的统一内存编址与原生内存语义，进一步压低系统通信时延。

据预计，到2031年，基于韬定律的高端芯片晶体管密度将达到与1.4纳米制程相当的水平。