华为麒麟9050 Pro芯片显微照曝光：双裸片垂直堆叠，晶体管密度提升55%

半导体分析机构 Kurnal Insights 于当地时间 9 月 30 日公开了华为麒麟 9050 Pro 芯片的裸片显微照，这是该芯片内部结构首次在物理层面得到呈现。

从照片来看，麒麟 9050 Pro 采用两颗相同尺寸裸片垂直堆叠的设计，单颗裸片尺寸为 11.13 × 10.84 mm，面积约 120.65mm²，比前代麒麟 9030S 的 122mm² 还要略小。两颗裸片各有分工：一颗承担核心计算逻辑，另一颗专门用于 SRAM 和缓存，二者依靠高密度垂直互连技术实现连接。这一设计标志着华为韬定律中“逻辑折叠”（LogicFolding）技术首次实现商业化应用。

该技术摒弃了传统平面布局，转而采用垂直堆叠方式，以极短的垂直互连取代长距离水平走线。华为公司董事、半导体业务部总裁何庭波在中国科学院科技论文预发布平台 ChinaXiv 上发表的署名论文中提出，半导体演进的新指导原则应以“时间（τ）缩微”替代“几何缩微”，借助逻辑折叠等创新手段不断压缩信号传播时延。

据 @Taog_1575 结合极客湾资料及 Die Shot 解析，麒麟 9050 Pro 的逻辑裸片（Logic Die）采用中芯国际 N+3 工艺，SRAM 裸片则使用 N+2 工艺。由于单颗裸片面积缩小，单颗裸片的良率预计高于麒麟 9030 Pro，但该芯片仅限 Mate 90 Pro Max 及以上版本使用，整体封装良率可能依然偏低。

在晶体管密度方面，何庭波此前在论文中透露，麒麟 9050 Pro（当时以麒麟 2026 代称）的等效晶体管密度从麒麟 9030 Pro 的每平方毫米约 1.55 亿个升至约 2.38 亿个，增幅约 55%。何庭波称，“这一增幅相当于我们此前三年依靠几何尺寸缩小所取得的成果总和。”

按常理推断，功耗密度应随密度提升而同步上升，但何庭波论文给出的结论却完全相反——在性能对齐的条件下，麒麟 9050 Pro 在真实负载基准测试中实现了 NPU 功耗降低 66%、GPU 功耗降低 58%、CPU 性能核功耗降低 41%。

市场研究机构伯恩斯坦将这一进展评价为“被低估的突破”，同时指出良率与散热仍是 3D 堆叠技术在大规模量产中需要持续克服的工程难题。伯恩斯坦报告认为，麒麟 9050 Pro 芯片已将移动芯片与苹果的技术差距缩短至约三年，而上一代差距约为四年。

在 10 月 1 日的 Mate 90 系列发布会上，余承东正式公布了该系列的芯片配置：标准版搭载麒麟 9030，Mate 90 Pro 搭载麒麟 9035，Mate 90 Pro Max 典藏版与 Mate 90 RS 非凡大师则搭载麒麟 9050 Pro。详情可见IT之家此前报道。

华为发布会公布的数据显示，Mate 90 Pro Max 整机性能较上代提升 31%，Mate 90 Pro 提升 20%，Mate 90 标准版提升 27%。麒麟 9050 Pro 集成灵犀 CPU、马良 GPU 和达芬奇架构 NPU，其中马良 GPU 的计算单元与缓存均翻倍，NPU 支持在端侧部署 30B 参数的混合专家架构大模型。

值得一提的是，麒麟 9050 Pro 早在 9 月 7 日便随 Mate XT 2 三折叠手机首发亮相，当时华为时隔六年在旗舰发布会上推出全新麒麟芯片。

从行业角度看，这条技术路径的持续演进，将决定华为芯片未来能在多大程度上缩小与最先进制程的差距。国研新经济研究院创始院长朱克力在接受《经济参考报》采访时表示，首款采用逻辑折叠技术的高性能芯片发布，“最大价值在于完成从技术攻关到大规模商业跑通的闭环验证，证明依托体系创新、架构创新，走出后摩尔时代的差异化技术路线具备现实可行性”。